特許

J-GLOBAL ID：200903054053542539

半導体記憶装置

発明者： 長澤 孝之 ,  藤岡 伸也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-234157
公開番号（公開出願番号）：特開2001-060399
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】 本発明は、アドレスアンプの負荷を軽減し、動作速度の向上を図った半導体記憶装置を提供することを目的とする。【解決手段】 半導体記憶装置において、正規のメモリセルと、欠陥のある正規のメモリセルを置き換える予備のメモリセルと、入力アドレス信号が、前記欠陥のある正規のメモリセルを選択するアドレスであるかどうかを、前記入力アドレス信号より判定する第1の冗長アドレス判定部と、入力アドレス信号が、前記欠陥のある正規のメモリセルを選択するアドレスであるかどうかを、入力アドレス信号の反転信号より判定する第2の冗長アドレス判定部とを有するように構成する。

請求項（抜粋）：

メモリセルと、欠陥のあるメモリセルと置き換わる予備のメモリセルと、入力アドレス信号が、前記欠陥のあるメモリセルを選択するアドレスであるかどうかを判定する複数のグループより成る判定部とを有し、前記グループ毎に、異なる信号形式のアドレス信号を供給する半導体記憶装置。

IPC (2件)：

G11C 29/00 603 ,  G11C 11/401

FI (2件)：

G11C 29/00 603 H ,  G11C 11/34 371 D

Fターム (10件)：

5B024AA15 ,  5B024BA18 ,  5B024CA17 ,  5L106AA01 ,  5L106CC04 ,  5L106CC17 ,  5L106EE02 ,  5L106FF04 ,  5L106FF05 ,  5L106GG00