特許
J-GLOBAL ID：200903054053690090
可変長符号復号化回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-185182
公開番号（公開出願番号）：特開2001-016111
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 可変長符号復号化回路の処理速度を高速化する。【解決手段】 符号語毎のビット数を符号長テーブルT1で求め、各々の符号語毎に頭出しを行った32ビット長のデータを切り出す処理を行う。ここで、シフト処理を従来のように1回で行うのではなく、シフタSF0及びSF1で2段階に行う。即ち、FIFO1、セレクタSR1を経て与えられた入力ビット列に対し、シフタSF0で前回までの処理で行ったシフト量の合計値分シフトを行い、セレクタSF1で今回のシフト量だけシフトする。これにより、クリティカル・パスとなるシフタSF1、可変長テーブルT1、レジスタR12で構成されるループに、加算器ADが存在しなくなり、従来よりも処理速度を向上させることができる。
請求項（抜粋）：
複数の符号語を含む連続的な入力ビット列を与えられ、ビット長が異なる各々の符号語毎に頭出しを行ったnビット長のビット列を切り出す可変長符号復号化回路において、前記入力ビット列を入力され、第1のビット長の前記入力ビット列を保持するFIFOと、前記FIFOから出力された前記入力ビット列を与えられ、第2のビット長の前記入力ビット列を出力するセレクタと、前記セレクタから出力された前記入力ビット列を、第1のシフト量だけシフトして頭出しを行った第3のビット長のデータを出力する第1のシフタと、前記第1のシフタが出力したデータを、第2のシフト量だけシフトして頭出しを行ったnビット長のデータを出力する第2のシフタと、前記第2のシフタから出力されたデータを保持する第5のレジスタと、前記第5のレジスタから出力されたデータを与えられ、予め設定された符号語と符号語長との関係に基づいて、当該データの先頭部分に含まれる符号語の符号語長を示す前記第2のシフト量を出力する符号長テーブルと、前記第2のシフト量と前記第1のシフト量とを与えられて加算し、第3のシフト量を出力する加算器と、1回目の処理では所定値を保持し、2回目以降の処理では前回の処理において前記加算器が出力した前記第3のシフト量を与えられて保持し、今回の処理において前記第1のシフト量として前記加算器及び前記第1のシフタに出力する第6のレジスタと、を備えることを特徴とする可変長符号復号化回路。
IPC (2件)：
FI (2件)：
Fターム (19件)：
5C059KK11
, 5C059MA00
, 5C059MA21
, 5C059MC38
, 5C059ME01
, 5C059SS02
, 5C059SS11
, 5C059UA02
, 5C059UA05
, 5C059UA35
, 5J064AA03
, 5J064BA09
, 5J064BB05
, 5J064BC01
, 5J064BC02
, 5J064BC04
, 5J064BC08
, 5J064BC25
, 5J064BD02
