特許
J-GLOBAL ID：200903054082898792
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-251769
公開番号（公開出願番号）：特開平8-115893
出願日： 1994年10月18日
公開日（公表日）： 1996年05月07日
要約：
【要約】【目的】 抗折応力のばらつきが少なく、研削時間が短縮できると共に製造コストを低減することができる半導体素子の製造方法を提供する。【構成】 半導体基板28の裏面に、オリエンテーションフラット29に平行な直線状の条痕30が形成されるよう研削すると共に、方形状の半導体素子31の長辺xと該半導体素子31の条痕30とが平行となるようにしているので、半導体基板28を切断分離して得た半導体素子31の抗折応力のばらつきが少なくなり、またその抗折応力を所定の大きさ以上のものに低番手の砥石の研削によっても加工することができ、研削速度が増して研削時間が短縮され、さらに1つの砥石での研削数量が増し砥石交換の頻度が少なくなって加工に手間が掛からなくなり製造コストが低減できる。
請求項（抜粋）：
半導体基板の裏面を所定の厚さとなるように研削した後、該半導体基板を切断分離して複数の半導体素子を形成するようにした半導体素子の製造方法において、前記半導体基板の裏面に略直線状の条痕が形成されるよう研削することを特徴とする半導体素子の製造方法。
IPC (2件)：
H01L 21/304 321
, H01L 21/304
