特許

J-GLOBAL ID：200903054096891359

プログラミング言語モデル作成可能な高位合成装置、及びプログラミング言語モデル作成可能な高位合成方法

発明者： 増田 篤司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181733
公開番号（公開出願番号）：特開2001-014356
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：

【要約】 (修正有)【課題】 逐次処理可能なプログラミング言語のモデルを作成して、検証にかかる時間を大幅に減少させ、システムレベルの検証を容易に実現可能とする。【解決手段】 論理回路のハードウェアの動作を表現するビヘイビア記述101の構文を解析して、コントロールデータフローグラフ103を作成する構文解析部102と、コントロールデータフローグラフを各ステートに分割し、ステート毎の動作情報107を抽出するステート分割部104bと、分割されたコントロールデータフローグラフからデータパス情報108を抽出するハードウェア割り付け部105bと、動作情報とデータパス情報とから各ステート下で動作する演算器を各動作条件に分割する条件分割部109と、演算器の順序付けを行う順序付け部110と、全演算器に対して動作記述を作成し、プログラミング言語による検証モデルを生成する記述出力部111とを具備する。

請求項（抜粋）：

論理回路のハードウェアの動作を表現するビヘイビア記述の構文を解析して、コントロールデータフローグラフを作成する構文解析部と、前記コントロールデータフローグラフを各ステート毎に分割し、かつ各ステート毎の動作情報を抽出するステート分割部と、前記コントロールデータフローグラフにハードウェアを割り付け、かつ各ステート毎のデータパス情報を抽出するハードウェア割り付け部と、前記動作情報と前記データパス情報を用いて各ステート下の各動作条件下で動作する演算器を各動作条件に振り分ける条件分割部と、前記各動作条件下で動作する各演算器の順序付けを行う順序付け部と、全演算器に対して動作記述を作成し、プログラミング言語による検証モデルを生成する記述出力部とを具備することを特徴とするプログラミング言語モデル作成可能な高位合成装置。

Fターム (3件)：

5B046AA08 ,  5B046BA02 ,  5B046JA01