特許
J-GLOBAL ID：200903054113262980
電子回路
発明者：
出願人/特許権者：
代理人 (1件)：
仲野 均
公報種別：公開公報
出願番号（国際出願番号）：特願2003-047437
公開番号（公開出願番号）：特開2004-260418
出願日： 2003年02月25日
公開日（公表日）： 2004年09月16日
要約：
【課題】1本の入出力信号で、固有のCR時定数による信号の立ち上がり時間の遅延回路、カウンタから出力される一定周期のパルス信号を用いることで、基板上で設定された多値の固定情報を認識できる電子回路を提供することである。【解決手段】比較器ではI/Oポートから入力された信号とカウンタからのパルス信号を比較し、どのパルスでI/Oポート信号がHになったかを検出し、ヒットしたパルス番号をレジスタに出力する。最終的にはレジスタに格納された値1〜4が読み込み値として返される。例えば、SW1=ON時は抵抗はR1とR5の並列となり1kΩとなる。その際の立ち上がり波形は1となり、パルス1で一致し、値1がレジスタに格納される。同様にSW2〜4の何れかがONの時はそれぞれ値2〜4が読み込まれる。SW1〜SW4が全てオフの時は、R5の抵抗となり最も立ち上がりが遅く、4でも検出されないため、0が読み込まれる。【選択図】 図1
請求項（抜粋）：
特定用途向集積回路の入出力ポートにおいて、
各々の値が相違する複数個の抵抗と、この各々の抵抗に設けられたスイッチと、これらと接続したコンデンサーを有し、前記スイッチを切り替えることでその抵抗値とコンデンサーによる時定数により信号の立ち上がり時間に固有の遅延をもたらす遅延手段と、
この遅延手段からの信号を受信する受信手段と、
この受信手段で受信した信号から一定レベルの電圧を検知する検知手段と、
一定のパルス信号を発生させるカウンタと、
前記検知手段で検知した一定レベルの信号と、このカウンタからのパルス信号を比較する比較手段と、
この比較手段による比較の結果、どのパルスで入力信号が一定レベルの電圧になったかを検出する検出手段と、
この検出手段で検出した一致したパルス番号を格納するレジスタと、を備え、
このレジスタに格納された値を読み取ることにより1本のポート信号で多値の情報を検出することを特徴とする電子回路。
IPC (2件)：
FI (2件)：
H03K19/00 101R
, H04L25/49 M
5G034AB02
, 5G034AB14
, 5J056AA01
, 5J056BB53
, 5J056CC00
, 5J056CC07
, 5J056CC09
, 5J056CC17
, 5J056DD00
, 5J056DD51
, 5J056FF01
, 5J056FF06
, 5J056FF08
, 5J056GG08
, 5J056KK01
, 5K029AA20
, 5K029HH08
, 5K029LL03
, 5K029LL19
