特許
J-GLOBAL ID：200903054114899788
セル・スイッチ・ファブリック用チップ
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 次生 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-102839
公開番号（公開出願番号）：特開平7-321824
出願日： 1995年04月27日
公開日（公表日）： 1995年12月08日
要約：
【要約】【目的】 セル(パケット)本体メモリをN入力ポート及びN出力ポートにインタフェースさせるセル・スイッチ・ファブリックの多様な構成に応じられる集積回路チップを提供する。【構成】 N個の入力及び出力ポートの各々が持つ複数の線を通して、セル本体を構成するビットがビット・シフトによって転送される。チップは、外部からアクセス可能なM個のメモリ・バスを有し、その各々にS個のシフト・レジスタ(SR)・ブロックがある。各ブロックは、各々Lエレメントからなる、入力ポート線からビットがシフトして入る入力SR、および出力ポート線を通ってビットが出る出力SRを持つ。入力SRはその内容をバス上に並列転送し、出力SRはバスから並列転送によりロードされる。チップは、Bが除算S/Nの結果の整数部分とするBM組のポート線を扱い、使用環境に応じ異なるポート数に対しチップが担当する線の組数を変えて適合させることができる。
請求項（抜粋）：
セル本体メモリを、それぞれのポートが複数の線を持ち、該複数の線を通してセル本体の構成ビットが連続したビット・シフトにより転送されるN入力ポートおよびN出力ポートにインタフェースさせるセル・スイッチ・ファブリックを具体化するのに使用するチップであって、前記チップは、外部からアクセス可能なM個の別々のメモリ・バスを有し、メモリ・バスの各々は関連する複数Sの単線シフト・レジスタ・ブロックを持ち、各ブロックは、外部からアクセス可能な入力接点と、Lエレメントを持つ入力シフト・レジスタであって、ビットを該レジスタにシフトして入れるために前記入力接点に接続された入力シフト・レジスタと、外部からアクセス可能な出力接点と、Lエレメントを持つ出力シフト・レジスタであって、前記出力接点を通して該レジスタからビットをシフトして出すために該レジスタのエレメントが前記出力接点に接続されている出力シフト・レジスタと、を有し、前記の各メモリ・バスは、前記各入力レジスタが該レジスタからメモリ・バスにビットを並列転送させ、前記各出力レジスタがメモリ・バスから該レジスタにビットを並列転送させるように動作する関連する並列転送手段を持ち、前記チップは、ビットのシフトおよび並列転送を制御するために前記単線シフト・レジスタ・ブロックおよび前記並列転送手段に接続されたクロック/制御手段を有し、前記チップが、Bが除算S/Nの結果の整数部分であり、前記N入力ポートおよびN出力ポートの各々から対応する1つずつを組としたBM組の線を扱う複数の異なるスイッチ・ファブリック配列に使用することができるようにした、セル・スイッチ・ファブリック用チップ。
IPC (3件)：
H04L 12/28
, H04Q 3/00
, H04Q 3/52 101
