特許
J-GLOBAL ID：200903054116269668
データ同期回路
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-029204
公開番号（公開出願番号）：特開平5-224639
出願日： 1992年02月17日
公開日（公表日）： 1993年09月03日
要約：
【要約】【構成】データ同期回路は、クロックを2倍の周期にする分周回路と、入力データを一端2倍の長さにするラッチ回路、同期させる系を決める同期系選択回路、同期系クロックを選択するセレクター、その同期系クロックにデータを同期させるラッチ回路、元の長さのデータにするデータセレクターから構成されている。【効果】本発明によれば、処理系のばらつきによるデータのずれ量τが転送クロックOSCKの2クロック以内であれば、データのずれを補正して出力することが可能となる。また、既存の信号処理系にも応用でき、回路構成も簡単である。さらに、データ信号同期回路の信号処理系を増やすことによって、データ転送系数が任意の場合にも応用できる。
請求項（抜粋）：
複数のクロックと既クロックに同期した複数の画像データを有する表示回路に於いて、既クロックの分周回路と、既分周回路の出力をクロックとして既画像データをパラレルデータに変換するパラレル/シリアル変換回路と、既画像データの開始時期を判定する同期系選択回路と、既同期系選択回路の出力から既分周回路の出力を切り換える切り換え回路と、既切り換え回路の出力をクロックとして既パラレル/シリアル変換回路の出力を取り込むデータ同期回路と、既データ同期回路の出力を既切り換え回路の出力でシリアルデータに変換するパラレル/シリアル変換回路を有し、既複数の画像データを既複数のクロックのいずれか1つに同期させることを特徴とするデータ同期回路。
IPC (4件)：
G09G 5/00
, H04L 7/00
, H04N 9/44
, H04N 5/073
