特許
J-GLOBAL ID：200903054122150788
同期検出回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
澁谷 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-160419
公開番号（公開出願番号）：特開平5-336100
出願日： 1992年05月27日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】 同期確立までの時間を短縮するとともに、同期検出のためのメモリ規模を小型化したマルチフレーム同期検出回路を提供する。【構成】 フレーム同期のために挿入されたビットパターンがある一定間隔で分散されているマルチフレーム構造のデータを受信して、1つのフレームの1ビット分の受信データをDフリップフロップ回路D1 に保持する。メモリアドレス制御回路2によりアドレスを指定されて1個のメモリ5に書き込まれた各フレームの受信データの1ビット分のデータを読み出してD1 〜D3 に保持する。データ入出力切換回路3が出力した4ビットのデータを同期パターン検出回路4に取り込み、基準の4ビット同期パターンと照合して一致したら同期検出フラグを出力する。受信データの書き込みと同期パターンの検出を同一のメモリ5で行うので、メモリ規模を小型化できる。
請求項（抜粋）：
フレーム同期のために挿入される同期パターンの各ビットがある一定間隔で分散され、データ伝送方向と前記同期パターンの検出方向が異なるマルチフレーム構造のデータを受信し、この受信データから前記同期パターンを検出する同期検出回路において、受信データを蓄積する1個のメモリと、該メモリのメモリアドレス制御回路と、前記メモリ内の指定されたアドレスに前記受信データを振り分け且つ前記メモリから読み出されたデータを取り出すためのデータ入出力切換回路と、前記受信データ及び前記読み出されたデータから前記同期パターンを検出する同期パターン検出回路とを備えることを特徴とする同期検出回路。
IPC (2件)：
前のページに戻る
