特許

J-GLOBAL ID：200903054124132450

レベルシフト回路

発明者： 高木 俊介
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-010834
公開番号（公開出願番号）：特開平9-205351
出願日： 1996年01月25日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】レイアウト面積の低減、製造時のマスク数を削減でき、低電源電圧下でも安定して動作するレベルシフト回路を提供する【解決手段】正の高電圧PVの供給ラインと接地ラインとの間にトランジスタPT31,NT31を直列に接続し、電源電圧VCCと負の高電圧MVの供給ラインとの間にトランジスタPT32,NT32を直列に接続し、トランジスタPT33,NT33を正の高電圧PVの供給ラインと負の高電圧MVの供給ラインとの間に直列に接続し、トランジスタNT31,PT32のゲートをインバータINV31の出力端子に接続し、ノードND31をトランジスタPT33のゲートに接続し、ノードND32をトランジスタNT33のゲートに接続し、出力ノードNDOUT をトランジスタPT31, NT32のゲートに接続し、トランジスタNT31のサイズをPT31より大きく設定し、トランジスタPT32のサイズをNT32により大きく設定する。

請求項（抜粋）：

第1のレベルおよび当該第1レベルより低い第2のレベルをとる入力信号のレベルを、上記第1のレベルより高い第3のレベルまたは第2のレベルより低い第4のレベルに変換して出力するレベルシフト回路であって、上記第1のレベル以上の電圧を供給可能な高レベル用電源と、上記第2のレベル以下の電圧を供給可能な低レベル用電源と、入力端子が上記信号の入力ラインに対して並列に接続された第1および第2のインバータと、上記第1のインバータの出力レベルが実質的に上記第2のレベル以下になると出力ノードを上記高レベル用電源に接続する第1のトランジスタと、上記第2のインバータの出力レベルが実質的に上記第1のレベル以上になると出力ノードを上記低レベル用電源に接続する第2のトランジスタと、上記出力ノードのレベルが実質的に第2のレベル以下である場合にのみ上記第1のインバータの出力端子を上記高レベル用電源に接続する第3のトランジスタと、上記出力ノードのレベルが実質的に第1のレベル以上である場合にのみ上記第2のインバータの出力端子を上記低レベル用電源に接続する第4のトランジスタとを有するレベルシフト回路。

IPC (3件)：

H03K 5/02 ,  H03K 19/00 ,  H03K 19/0175

FI (3件)：

H03K 5/02 L ,  H03K 19/00 A ,  H03K 19/00 101 A