特許

J-GLOBAL ID：200903054126432443

Ge-SiのSOI型MOSトランジスタ及びその製造方法

発明者： シェン テン スー ,  中戸 達朗
出願人/特許権者： シャープ株式会社 ,  シャープ・マイクロエレクトロニクス・テクノロジー・インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平6-031666
公開番号（公開出願番号）：特開平6-310719
出願日： 1994年03月01日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 高速、高密度アプリケーションのためのGe-SiのMOS型トランジスタを提供する。【構成】 Ge-SiのMOS型トランジスタにおいて、シリコン(Si)からなる薄層が、ゲルマニウム(Ge)イオンの濃度が好ましくは10から30%となるようにドープされている。ゲルマニウムドープされたシリコンは絶縁体からなる層又は基板上に形成されている。ドレイン及びソース領域の任意選択のシリサイデーションはその中の導電率を改善し、浅いSIMOXプロセス技術の使用によってさらに対費用効果が高まり、製造工程が高速化される。

請求項（抜粋）：

絶縁体MOSトランジスタ上にゲルマニウムドープされたシリコンを製造するための方法であって、実質的にシリコンからなり、絶縁体材料上に形成された半導体材料の層をゲルマニウムイオンでドープして該層のチャネル移動度を増大させる工程と、該ゲルマニウムドープシリコン層の一部上にゲート酸化膜を形成し、該ゲート酸化膜上にゲート電圧を受け取るためのゲート電極を形成する工程と、該ゲルマニウムドープシリコン層をP型及びN型ドーパント不純物のうち一方又は他方でドープすることによって該ゲルマニウムドープシリコン層内にソース及びドレイン領域を形成する工程であって、該ソース及びドレイン領域は該ゲート酸化膜によって実質的に重畳された該ゲルマニウムドープシリコン層中のチャネル領域によって分離及び規定されている、工程と、該ソース、ドレイン及びチャネル領域並びに該ゲート電極の周りに絶縁体材料を形成する工程と、を包含する方法。

引用特許：

審査官引用 (4件)

• 特開平4-337625
  
• 特開平4-147629
  
• 特開平4-188633
  
• 特開平4-177873