特許
J-GLOBAL ID:200903054145821043
クロック発振回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
平木 祐輔
公報種別:公開公報
出願番号(国際出願番号):特願平11-015517
公開番号(公開出願番号):特開2000-216667
出願日: 1999年01月25日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】 クロック・ディザリング機能付きのPLL発振器を持たなくても、クロック・ディザリングによるEMI低減を可能とするクロック発振回路を提供すること。【解決手段】 水晶発振子やセラミック発振子2を用いた発振回路のコンデンサ4と並列にトランジスタ7でスイッチされるコンデンサ8を設け、トランジスタ7を変調周波数でスイッチング6することにより、クロック・ディザリング可能となる。クロック発振回路のコンデンサの静電容量を、変調用発振回路6の信号により変化させることにより、基準クロックにクロック・ディザリングを行い、発生するEMIレベルを低減させることができる。
請求項(抜粋):
水晶発振子またはセラミック発振子を用いるクロック発振回路において、静電容量を変化させて前記クロック発振回路の発振周波数を変調する変調手段を備えることを特徴とするクロック発振回路。
IPC (2件):
FI (2件):
Fターム (7件):
5J043AA06
, 5J043BB01
, 5J043DD03
, 5J043DD07
, 5J043DD09
, 5J043DD13
, 5J043EE01
前のページに戻る