特許

J-GLOBAL ID：200903054156991838

半導体装置及びその製造方法

発明者： 高尾 幸弘
出願人/特許権者： 三洋電機株式会社
代理人 (2件)： 須藤 克彦 ,  岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2003-179484
公開番号（公開出願番号）：特開2005-019522
出願日： 2003年06月24日
公開日（公表日）： 2005年01月20日
要約：

【課題】断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を提供する。【解決手段】シリコンチップ51Aの表面にパッド電極53が形成されている。シリコンチップ51Aの裏面からシリコンチップ51Aを貫通して、パッド電極11に臨んだビアホールVHが設けられている。このビアホールVHは順テーパーの形状を呈しており、シリコンチップ51Aの配線層64が埋め込まれ、パッド電極53と電気的に接続される。そして、配線層64はシリコンチップ51Aの裏面のシリコン凸部58を覆っており、このシリコン凸部58上の配線層64の部分にハンダボール66が形成されている。【選択図】 図13

請求項（抜粋）：

半導体チップの第1の主面に設けられたパッド電極と、 前記半導体チップの第1の主面に接着された支持基板と、 前記半導体チップに形成され順テーパー形状を有したビアホールと、 前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体チップの第2の主面上を延在する配線層と、 前記配線層と電気的に接続された導電端子と、を有することを特徴とする半導体装置。

IPC (2件)：

H01L23/12 ,  H01L21/3205

FI (3件)：

H01L23/12 501P ,  H01L21/88 J ,  H01L21/88 T

Fターム (46件)：

5F033GG00 ,  5F033GG01 ,  5F033GG02 ,  5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH23 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ23 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK09 ,  5F033MM08 ,  5F033MM13 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ73 ,  5F033QQ75 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033RR21 ,  5F033SS15 ,  5F033VV00 ,  5F033VV07 ,  5F033XX02 ,  5F033XX19 ,  5F033XX28