特許
J-GLOBAL ID:200903054157463835
アクティブマトリクス回路の作製方法
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2003-285552
公開番号(公開出願番号):特開2004-006974
出願日: 2003年08月04日
公開日(公表日): 2004年01月08日
要約:
【目的】 消費電力が低く、高速で動作するアクティブマトリクス回路の作製方法を提供する。【構成】 アモルファスシリコン膜を用いて島状領域を形成し、前記島状領域に第1のアニールを行い、結晶化されたシリコンを有する活性層を形成し、前記活性層上にゲイト絶縁膜とゲイト電極を形成し、前記ゲイト電極をマスクとして、前記活性層にイオンドーピング法により導電型不純物を導入し、前記導入された不純物を第2のアニールにより活性化し、前記活性層、前記ゲイト絶縁膜及び前記ゲイト電極上に窒化珪素膜、または窒化珪素膜と酸化珪素膜の多層膜を有する第1の層間絶縁膜を形成し、前記第1の層間絶縁膜上に、前記第1の層間絶縁膜に形成されたコンタクトホールを介して前記活性層に接する、チタン及びアルミニウムの多層膜を形成することを特徴とするアクティブマトリクス回路の作製方法。【選択図】 図4
請求項(抜粋):
基板上に下地膜を形成し、
前記下地膜上にアモルファスシリコン膜を形成し、
前記アモルファスシリコン膜を用いて島状領域を形成し、
前記島状領域に第1のアニールを行い、結晶化されたシリコンを有する活性層を形成し、
前記活性層上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極をマスクとして、前記活性層にイオンドーピング法により導電型不純物を導入して、不純物領域及びチャネル形成領域を形成し、
前記導入された不純物を第2のアニールにより活性化し、
前記活性層、前記ゲイト絶縁膜及び前記ゲイト電極上に窒化珪素膜を有する第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に、前記第1の層間絶縁膜に形成されたコンタクトホールを介して前記活性層に接する、チタン及びアルミニウムの多層膜を形成し、
前記第1の層間絶縁膜及び前記多層膜上に、酸化珪素膜を有する第2の層間絶縁膜を形成することを特徴とするアクティブマトリクス回路の作製方法。
IPC (4件):
H01L21/336
, G02F1/1368
, H01L21/20
, H01L29/786
FI (3件):
H01L29/78 627G
, G02F1/1368
, H01L21/20
Fターム (57件):
2H092GA29
, 2H092JA24
, 2H092JA46
, 2H092JB56
, 2H092KA04
, 2H092KA05
, 2H092KB24
, 2H092KB25
, 2H092MA08
, 2H092MA27
, 2H092MA29
, 2H092MA30
, 2H092NA21
, 2H092NA26
, 2H092NA29
, 5F052AA02
, 5F052AA11
, 5F052AA24
, 5F052CA07
, 5F052DA02
, 5F052DB03
, 5F052FA22
, 5F052JA01
, 5F110AA06
, 5F110AA07
, 5F110AA09
, 5F110BB02
, 5F110BB10
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD13
, 5F110EE03
, 5F110EE44
, 5F110FF02
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG23
, 5F110GG24
, 5F110GG45
, 5F110HJ01
, 5F110HJ12
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL11
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110NN72
, 5F110PP02
, 5F110PP03
, 5F110PP10
, 5F110PP40
, 5F110QQ11
引用特許:
審査官引用 (5件)
-
半導体装置の製造方法及び薄膜トランジスタ
公報種別:公開公報
出願番号:特願平5-208024
出願人:松下電器産業株式会社
-
特開平2-224255
-
特開平2-150017
-
特開平2-224255
-
特開平2-150017
全件表示
前のページに戻る