特許
J-GLOBAL ID:200903054160555350

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 内原 晋
公報種別:公開公報
出願番号(国際出願番号):特願平3-285789
公開番号(公開出願番号):特開平5-128895
出願日: 1991年10月31日
公開日(公表日): 1993年05月25日
要約:
【要約】【構成】誤り訂正回路6の選択モードと非選択モードとを切り換える為のゲート9〜12と、誤り訂正回路選択信号8とを備えている。【効果】誤り訂正回路6を非選択モードにすることにより、情報ビットセルアレイ3の出力DO0〜DO3を誤り訂正回路6に影響されることなく読み出せる為、メモリセルの不良率や保持特性を容易にテストできる。
請求項(抜粋):
マトリクス配置された複数のメモリセルの中から所望のメモリセルを外部アドレス信号に基づいて選択するアドレスデコーダを備えた記憶装置と誤り訂正回路とを備えた半導体装置において、前記記憶装置の出力と前記誤り訂正回路の出力とを切り換えるゲートと、前記切り換えた場合に切り換え信号を得る回路とを設けたことを特徴とする半導体装置。

前のページに戻る