特許
J-GLOBAL ID：200903054170254803
内部電圧発生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-040705
公開番号（公開出願番号）：特開平8-237938
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】 半導体記憶装置の待機時においても動作状態にある内部電圧発生回路を有する半導体記憶装置の待機時における消費電流を低減することができる内部電圧発生回路を提供することである。【構成】 この内部電圧発生回路としての昇圧電圧発生回路は、レベル検知回路1、ポンプ駆動信号発生回路R1〜Rnおよびポンプ回路P1〜Pnからなる。レベル検知回路1は、昇圧電圧Vppのレベルを検知し、検知したレベルに応じて、複数のポンプ駆動信号発生回路R1〜Rnおよびポンプ回路P1〜Pnのうち、目標とする内部電圧を発生するために最低限必要な数のポンプ駆動信号発生回路およびポンプ回路のみを動作させるため、昇圧電圧発生回路の消費電力を低減でき、半導体記憶装置の待機時における消費電流の低減も可能となる。
請求項（抜粋）：
半導体記憶装置の待機時においても動作状態にあり、前記半導体記憶装置の内部電圧を発生する内部電圧発生回路であって、前記内部電圧のレベルを検知し、前記検知したレベルに応じて、検知信号を段階的に出力する検知手段と、前記検知信号に応じて、パルス電圧を段階的に発振する複数の発振手段と、前記複数の発振手段のそれぞれに接続され、前記パルス電圧の周波数に応じて前記内部電圧を共通の出力に発生する複数の電圧発生手段とを備えた、内部電圧発生回路。
IPC (2件)：
FI (2件)：
H02M 3/07
, G01R 19/165 J
