特許
J-GLOBAL ID：200903054172168203
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-193784
公開番号（公開出願番号）：特開平7-050240
出願日： 1993年08月05日
公開日（公表日）： 1995年02月21日
要約：
【要約】【目的】従来のシリル化2層レジストプロセスにおいて、上層のレジストパターンを下層に転写する際、ドライエッチプロセスが必要不可欠であったのに対し、ドライエッチプロセス不要の2層レジスト法を得る。【構成】半導体基板3上にi線感光レジスト2を塗布し、続いて、上層にエキシマレーザー感光レジスト1を塗布する。次に上層をエキシマレーザー光を用い、所望のマスクを介して露光し、現像を行う事により、上層のパターン1Aを形成する。次に、エキシマレーザー光4により全面露光を行った後、i線に吸収を持つ染料を噴霧し、加熱を行う事により、上層のパターン1Aの表面に染料層5を形成する。続いて得られた染料層5をマスクとして、i線光により露光、現像を行う事により、微細パターン2Aを形成する。【効果】ドライエッチプロセスを使用せずに、微細なパターンを形成する事ができる。
請求項（抜粋）：
基板の一主面をi線感光レジスト膜で覆う工程と、前記i線感光レジスト膜をエキシマレーザー感光レジスト膜で覆う工程と、前記エキシマレーザー感光レジスト膜を選択的にエキシマレーザー光で露光する工程と、前記エキシマレーザー感光レジスト膜の前記選択的に露光された表面にi線を吸収する染料を混入して染料層を形成する工程と、前記染料層をマスクにしてi線により前記i線感光レジスト膜を選択的に露光し、現像する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/027
, G03F 7/26 511
