特許

J-GLOBAL ID：200903054174553880

テストパタン生成装置およびテストパタン生成方法

発明者： 米徳 博文
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-021458
公開番号（公開出願番号）：特開平8-212799
出願日： 1995年02月09日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】テストパタンの不確定値割当て入力端子数を増大し、テストパタン系列を小規模化するテスパタン生成装置およびテストパタン生成方法を提供する。【構成】本発明のテストパタン生成装置は、回路情報・故障情報入力手段101と、テストパタン入力発生手段102と、テストパタン入力割当て手段103と、論理シミュレーション手段104と、故障定義手段105と、故障シミュレーション手段106と、故障抽出手段107と、初期テストパタン抽出手段108と、初期テストパタンに不確定値を割当てるテストパタン変換手段109と、最終テストパタン抽出手段110と、テストパタン生成判定手段111と、全抽出テストパタン併合手段112と、併合テストパタン出力手段413とを備えて構成される。

請求項（抜粋）：

論理回路の接続情報および故障定義情報を含む情報を取込んで入力する回路情報・故障情報入力手段と、前記論理回路の故障を検出するためのテストパタン用の入力データを生成して出力するテストパタン入力発生手段と、前記論理回路に含まれる入力端子に対して、前記テストパタン入力データを割当てて設定するテストパタン入力割当手段と、前記入力端子に割当てられたテストパタン入力データを基にして、前記論理回路の論理シミュレーション操作を行い、当該論理シミュレーションにより得られる当該論理回路の各論理ゲートならびに各入出力端子の論理値を格納保持する論理シミュレーション手段と、前記故障定義情報内に含まれる故障情報の内で、検出の対象とする故障情報を定義する故障定義手段と、前記故障定義手段において検出対象となっている全ての故障定義に対する故障シミュレーション操作を行い、当該故障シミュレーション操作の過程において得られる故障伝播経路上に位置する論理ゲートを示す故障伝播経路情報、ならびに故障が検出された出力端子として機能する端子を示す故障検出端子情報を格納保持する故障シミュレーション手段と、前記故障シミュレーション手段による故障シミュレーション操作を介して検出される故障を抽出するとともに、検出された当該故障を検出対象の故障から削除する故障検出手段と、故障が検出されたテストパタン入力データを基にして、入力端子として機能する全ての端子から初期テストパタンを抽出する初期テストパタン抽出手段と、前記初期テストパタン抽出手段により抽出された初期テストパタンに不確定値を割当てるテストパタン変換手段と、前記テストパタン変換手段により不確定値を割当てられた初期テストパタンを、不確定値付きテストパタンとして抽出して格納保持する最終テストパタン抽出手段と、検出定義情報内に未だ検出対象故障が存在しているか否かを確認して、検出対象故障が存在する場合には、所定のテストパタン生成指示情報を前記テストパタン入力発生手段に送出するとともに、検出対象故障が存在しない場合には、所定の併合指示情報を出力するテストパタン生成判定手段と、前記併合指示情報を介して、前記最終テストパタン抽出手段より読出されて入力される不確定値付きテストパタンの併合化処理を行い、所定のテストパタン系列を生成する全抽出テストパタン併合手段と、前記全抽出テストパタン併合手段において併合化されて生成されたテストパタン系列を出力する併合テストパタン出力手段と、を備えて構成されることを特徴とするテストパタン生成装置。