特許
J-GLOBAL ID:200903054184664320

メモリコントローラ

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-158541
公開番号(公開出願番号):特開平7-168751
出願日: 1994年07月11日
公開日(公表日): 1995年07月04日
要約:
【要約】【目的】本発明は、ハードウエアの変更なしに制御信号の変更を可能にすることを目的とする。【構成】このメモリコントローラは、記憶素子11の制御内容を定義した発生タイミングパターンに対応させて複数種類の制御信号を記憶した制御信号記憶部23と、記憶素子11に対する要求信号が入力するとその要求信号の種類に対応した発生タイミングパターンを制御信号記憶部23へ指示するモード判定手段21と、モード判定手段21で指示された発生タイミングパターンに基づいて前記各制御信号が発生するように前記制御信号記憶部23に対し該当する制御信号の読出しアドレスを指定する制御タイミング発生部22とを具備する構成とした。
請求項(抜粋):
複数種類の制御信号の発生タイミングを組合わせて少なくとも一つの記憶素子の動作を制御するメモリコントローラにおいて、記憶素子の制御内容を定義した発生タイミングパターンに対応する複数種類の制御信号を記憶した制御信号記憶部と、前記記憶素子に対する要求信号を入力すると、その要求信号の種類に対応した発生タイミングパターンを前記制御信号記憶部へ指示するモード判定手段と、前記モード判定手段で指示された発生タイミングパターンに基づいて前記各制御信号が発生するように前記制御信号記憶部に対し該当する制御信号の読出しアドレスを指定する制御タイミング発生部とを具備したことを特徴とするメモリコントローラ。

前のページに戻る