特許

J-GLOBAL ID：200903054194923110

PLL回路およびPLL制御方法

発明者： 松屋 英夫
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小栗 昌平 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-098868
公開番号（公開出願番号）：特開2003-298415
出願日： 2002年04月01日
公開日（公表日）： 2003年10月17日
要約：

【要約】【課題】ロックアップ時間を短縮することができ、さらに、ロックアップ時間における消費電力を低減する。【解決手段】ローパスフィルタ5の出力電圧によりVCO回路1を制御するPLL回路において、ローパスフィルタ5に印加する電圧を位相比較器3の出力系に代えて基準電圧源10に切り換えるアナログスイッチ9を備える。

請求項（抜粋）：

分周回路で分周したPLL出力を位相比較回路で参照信号と位相比較し、前記位相比較回路の出力に応じてローパスフィルタに電圧を印加し、前記ローパスフィルタの出力電圧によりVCO回路を制御するPLL回路において、前記ローパスフィルタに印加する電圧を前記位相比較回路の出力系に代えて基準電源系に切り換えるアナログスイッチを具備することを特徴とするPLL回路。

IPC (2件)：

H03L 7/10 ,  H03L 7/199

FI (2件)：

H03L 7/10 D ,  H03L 7/10 G

Fターム (19件)：

5J106AA04 ,  5J106BB10 ,  5J106CC01 ,  5J106CC24 ,  5J106CC41 ,  5J106CC52 ,  5J106CC53 ,  5J106DD08 ,  5J106DD17 ,  5J106DD33 ,  5J106DD34 ,  5J106DD35 ,  5J106DD36 ,  5J106EE18 ,  5J106GG07 ,  5J106HH10 ,  5J106KK03 ,  5J106KK28 ,  5J106KK40