特許

J-GLOBAL ID：200903054203430602

ステップ移動素子を含むトレンチ記憶DRAMセル及びそれを形成する方法

発明者： デビッド・ヴァクラブ・ホラック ,  トシハル・フルカワ ,  スティーブン・ジョン・ホルメス ,  マーク・チャールズ・ヘイキー ,  ウィリアム・シオ-リエン・マ ,  ジャック・アラン・マンデルマン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-015277
公開番号（公開出願番号）：特開平11-289069
出願日： 1999年01月25日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 電荷移動素子の短チャネル効果による劣化に遭遇することなく、既知のメモリ素子よりも小サイズのメモリ・セルを提供することである。【解決手段】 メモリ・セルが、基板と、基板内の少なくとも1つの深いトレンチ・コンデンサと、少なくとも1つの深いトレンチ・コンデンサの少なくとも一部上に配置される、基板内の少なくとも1つのFETと、少なくとも1つのFETを取り囲み、少なくとも1つのFETよりも大きな深さを有する、基板内の少なくとも1つの絶縁領域とを含む。少なくとも1つのFETが、少なくとも1つの深いトレンチ・コンデンサの少なくとも一部上に配置されるゲートと、ゲートの側部に隣接し、絶縁層によりゲートから分離されて形成されるドープ領域とを含む。

請求項（抜粋）：

基板と、前記基板内の少なくとも1つの深いトレンチ・コンデンサと、前記少なくとも1つの深いトレンチ・コンデンサの少なくとも一部上に配置されるゲートと、前記ゲートの側部に隣接し、絶縁層により前記ゲートから分離されて形成されるドープ領域とを含む、前記少なくとも1つの深いトレンチ・コンデンサの少なくとも一部上に配置される、前記基板内の少なくとも1つのFETと、前記少なくとも1つのFETを取り囲み、前記少なくとも1つのFETよりも大きな深さを有する、前記基板内の少なくとも1つの絶縁領域とを含む、メモリ・セル。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/76

FI (3件)：

H01L 27/10 625 A ,  H01L 21/76 L ,  H01L 27/10 671 B