特許
J-GLOBAL ID：200903054254173345
キャッシュ記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
金山 敏彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-066554
公開番号（公開出願番号）：特開平6-282488
出願日： 1993年03月25日
公開日（公表日）： 1994年10月07日
要約：
【要約】【目的】 キャッシュミスを低減することにより計算機システムの高速化を図るキャッシュ記憶装置を提供する。【構成】 キャッシュ記憶装置3は、主記憶装置上のそれぞれ異なるデータが記憶される4つのユーザ記憶領域31a、31b、31c、31dと、ユーザ記憶領域31上のプログラム間の共有データ等を記憶するシステム記憶領域33とを有する。データコントローラ39は、各ユーザ記憶領域31上のデータの置換可不可、タスク情報を含むアドレス情報を記憶するルートレジスタを有しており、キャッシュ内部アドレスデータバス37と、ユーザ領域用キャッシュ内部サブアドレスデータバス35を介して各ユーザ記憶領域31とを接続させる。内部バス37は、アドレス変換機構等を行うメモリマネージメントユニット41を介してCPUバス43、メモリバス45に接続される。
請求項（抜粋）：
処理装置の近傍に設けられ、主記憶装置上のデータの一部を格納して高速化を図るキャッシュ記憶装置において、前記主記憶装置上のそれぞれ異なるデータを記憶する1ないし複数の第一の記憶領域と、キャッシュ内部アドレスデータバスと前記第一の各記憶領域との間に配設され、前記各第一の記憶領域上のデータへのアクセス情報を記憶するレジスタと、前記キャッシュ内部アドレスデータバスに接続され、前記各第一の記憶領域上のデータ間に共有するデータを記憶する第二の記憶領域と、を有し、選択されたデータのみにアクセスされることを特徴とするキャッシュ記憶装置。
引用特許：
前のページに戻る
