埋め込み構造半導体光導波路素子の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-334640
公開番号（公開出願番号）：特開平7-202333
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 pn接合での逆方向漏れ電流を抑制し、半導体光導波路素子の素子特性と信頼性を向上させる。【構成】 (100)n-InP基板内1上に光変調器とDFBレーザをメサエッチングとMOVPE成長技術を用いて形成する。メサストライプの方向は〔011〕とし、(a)に示すような成長阻止マスク106を用いて選択成長により、半導体層108〜112を形成する。このとき成長層の側面が(111)B面となる。成長阻止マスク106の開口部105をDFBレーザ部と光変調器部で幅をかえて広げ、再度選択MOVPEによりアンドープInP電界緩和層113、p-InP埋め込み層114、p+ -InGaAs115コンタクト層を形成する。

請求項（抜粋）：

埋め込み構造半導体光導波路素子の製造方法であって、ストライプ状の開口部を挟んで対向する1対の成長阻止膜を半導体基板上に形成する工程と、該半導体基板より屈折率が大きく光を伝搬したり発光したりまたあるいは吸収したりする光導波層と該光導波層より屈折率が小さくかつ該光導波層を上下から挟むクラッド層とを選択的有機金属気相成法を用いて該開口部にエピタキシャル成長する工程と、該成長阻止膜を該開口部内側より部分的あるいは全面にわたって除去する工程と、該光導波層および該クラッド層とを不純物濃度が5×1016cm-3以下の電界緩和層および不純物濃度が5×1017cm-3以上の埋め込み層とで埋め込みエピタキシャル成長する工程とを少なくとも有する埋め込み構造半導体光導波路素子の製造方法。

IPC (5件)：

H01S 3/18 , C23C 16/18 , G02B 6/13 , H01L 21/205 , H01L 33/00

引用特許：

審査官引用 (5件)

特開平4-303982
特開昭63-025991
特開平2-105485

全件表示

前のページに戻る