特許
J-GLOBAL ID：200903054298784449
配置修正表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-022407
公開番号（公開出願番号）：特開平10-223761
出願日： 1997年02月05日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】半導体集積回路のレイアウト処理で、配置対象ブロックのタイミング違反を起こさない配置可能領域またはより消費電力を削減できる配置領域を表示する。【解決手段】オペレータにより選択されたブロックを、ブロック接続表示手段102を用いて抽出,選択すると、ブロック接続表示手段102によって選択されたブロックを配置する際に、ディレイ違反が発生しない領域もしくは消費電力が最小となる領域を配置位置計算手段101によって自動的に求め、求められた領域の範囲をブロック移動可能表示手段105により表示する。
請求項（抜粋）：
LSIチップレイアウトでブロックをチップ上に配置する際に、入力装置によって選択されたブロックが、ディレイ,タイミング違反を犯しているパスをもたないような配置可能な位置の範囲を表示装置、または記憶媒体に出力し、前記入力装置から入力された配置修正位置にブロックを配置修正することを特徴とする配置修正装置。
IPC (2件)：
FI (3件)：
H01L 21/82 B
, G06F 15/60 658 C
, G06F 15/60 658 T
