特許
J-GLOBAL ID：200903054300242055
テスト容易化回路
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-178777
公開番号（公開出願番号）：特開平5-002054
出願日： 1991年06月24日
公開日（公表日）： 1993年01月08日
要約：
【要約】【目的】 テスト専用ピンを1ピンのみ用いて、出力バッファレベルを容易に外部から制御可能にし、テスト容易化を図る。【構成】 半導体集積回路の内部回路10及び出力バッファ12A、12B・・・の間に設けられた2入力マルチプレクサ14A、14B・・・と、テスト信号のポジティブエッジでノードQの出力が反転するエッジトリガ型フリップフロップ回路24と、該フリップフロップ回路24の入力と前記マルチプレクサ14A、14B・・・のコントロール入力Sにテスト信号を入力するためのテスト専用ピン22とを備え、各出力バッファ12A、12B・・・の入力に各マルチプレクサ14A、14B・・・の出力を接続し、各マルチプレクサ14A、14B・・・毎に、マルチプレクサ14A、14B・・・の1つの入力に内部回路10の出力を接続すると共に、マルチプレクサ14A、14B・・・の他の1つの入力に前記フリップフロップ回路24の出力を接続する。
請求項（抜粋）：
半導体集積回路の出力バッファのテストを容易化するための回路において、半導体集積回路の内部回路及び出力バッファの間に設けられた2入力マルチプレクサと、テスト信号のネガティブエッジ又はポジティブエッジのいずれかで出力が反転されるトグル手段と、該トグル手段の入力と前記マルチプレクサのコントロール入力とにテスト信号を入力するためのテスト専用ピンとを備え、各出力バッファの入力に各2入力マルチプレクサの出力を接続し、前記マルチプレクサ毎に、マルチプレクサの1つの入力に内部回路の出力を接続すると共に、マルチプレクサの他の1つの入力にトグル手段の出力を接続することを特徴とするテスト容易化回路。
IPC (3件)：
G01R 31/28
, H01L 21/82
, H03K 19/00
G01R 31/28 U
, H01L 21/82 P
, H01L 21/82 T
