特許
J-GLOBAL ID：200903054308895589
多値不揮発性半導体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-286644
公開番号（公開出願番号）：特開平10-134585
出願日： 1996年10月29日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 メモリセルの閾値変動の検出をより高速化する。【解決手段】 1つのセルにn値(n≧3)のデータを閾値として記憶する不揮発性メモリセル41と、基準信号群Vri(i≦(n-1))と基準信号群VriH(=Vri+ΔV)と基準信号群VriL(=Vri-ΔV)とを出力する基準信号発生器44と、メモリセル41の記憶データに対応する信号Vci(Vci<VriL<Vri<VriH<Vc(i+1))のうちの1つを一方の入力端子に入力して基準信号群Vri、VriHまたはVriLを他方の入力端子に入力する差動増幅器43と、差動増幅器43の出力をラッチするラッチ回路46と、差動増幅器43の出力とラッチ回路46の出力とを比較する比較器47と、ラッチ回路46の出力に従って制御信号D1〜D6を出力し、さらに差動増幅器43および比較器47を制御するコントローラ48とを有する。
請求項（抜粋）：
回路構成として浮遊ゲートMOS構造を持ち1つのセルにn値(n=3,4,5,...)のデータをそれぞれ異なる閾値として記憶する不揮発性メモリセルと、それぞれ異なる第1の基準信号群Vri(i=1,2,...,(n-1))を出力する(n-1)台の基準信号発生器と、該不揮発性メモリセルからn値の記憶データに対応するそれぞれ異なる信号Vci(i=1,2,...,(n-1);Vci<Vri<Vc(i+1))のうちのいずれか1つを読み出して一方の入力端子に入力し、該それぞれ異なる第1の基準信号群Vriのそれぞれを他方の入力端子のそれぞれに入力する(n-1)台の差動増幅器とを有する多値不揮発性半導体メモリにおいて、該差動増幅器のそれぞれの出力をラッチする(n-1)台のラッチ回路と、該差動増幅器のそれぞれの出力と該ラッチ回路のそれぞれの出力とを比較する(n-1)台の比較器と、該ラッチ回路のそれぞれの出力に従って制御信号を出力し、さらに該差動増幅器および該比較器を制御するコントローラとを有し、該基準信号発生器が、該第1の基準信号群Vriと、該制御信号によって該第1の基準信号群VriよりもΔVだけ上位にシフトした第2の基準信号群VriH(Vri<VriH<Vc(i+1))と、該制御信号によって該第1の基準信号群VriよりもΔVだけ下位にシフトした第3の基準信号群VriL(Vci<VriL<Vri)とを出力することを特徴とする、多値不揮発性半導体メモリ。
引用特許：
前のページに戻る
