特許
J-GLOBAL ID：200903054310860997
電流発生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-329477
公開番号（公開出願番号）：特開平7-191768
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 この発明は、ノイズによる基準電流の変動を抑制し得る基準電流発生回路を提供することを目的とする。【構成】 この発明は、ドレイン端子が定電流源I0 に接続され、ゲート端子がドレイン端子に接続されたNチャネルのFETM1と、ゲート端子がFETM1のゲート端子に接続され、ソース端子がFETM1のソース端子に接続され、ドレイン端子から基準電流を取り出してなるNチャネルのFETM2と、FETM1,M2の共通接続されたゲート端子とFETM1,M2の共通接続されたソース端子との間に接続された容量C1と、FETM1,M2の共通接続されたソース端子と低位電源との間に接続された抵抗R1とから構成される。
請求項（抜粋）：
ドレイン端子から出力電流を取り出す第1導電型の第1のFET(電界効果トランジスタ)と、FETのソース端子と低位電源との間に接続された抵抗と、FETのゲート端子とソース端子との間に接続された第1の容量とを有することを特徴とする電流発生回路。
IPC (4件)：
G05F 3/26
, G11C 11/416
, H02J 1/00 306
, H03F 3/343
