特許
J-GLOBAL ID：200903054316991333
高速感知増幅器
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-228113
公開番号（公開出願番号）：特開平7-153270
出願日： 1994年09月22日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】 本発明の目的は、真偽及び補数のビットライン上のデータを高速に感知・増幅して半導体メモリ装置のアクセス測度を向上させることができる高速感知増幅器を提供することにある。【構成】 本発明はメモリセルに接続した真偽及び補数のビットラインと、真偽及び補数のビットラインを経て入力する真偽及び補数のビットデータを増幅し、増幅した真偽及び補数のビットデータを真偽及び補数のデータバスライン側に送り出すための差動増幅回路と、真偽のデータバスライン上の増幅された真偽のビットデータを真偽のビットラインを経てメモリセル側に戻すための第1帰還ループと、補数のデータバスライン上の増幅された補数のビットデータを、補数のビットラインを経てメモリセル側に戻すための第2帰還ループを備える。
請求項（抜粋）：
多数のメモリセルを備えたメモリ装置において、前記メモリセルに接続された真偽及び補数のビットラインと、前記真偽及び補数のビットラインを経て入力される真偽及び補数のビットデータを増幅し、増幅された真偽及び補数のビットデータを真偽及び補数のデータバスライン側に送り出すための差動増幅手段と、前記真偽のデータバスライン上の増幅された真偽のビットデータを、前記真偽のビットラインを経て前記メモリセル側に戻すための第1帰還ループと、前記補数のデータバスライン上の増幅された補数のビットデータを前記補数のビットラインを経て前記メモリセル側に戻すための第2帰還ループとを備えたことを特徴とする高速感知増幅器。
引用特許：
前のページに戻る
