特許

J-GLOBAL ID：200903054331224926

半導体装置の製造方法

発明者： 伊藤 直樹
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-104542
公開番号（公開出願番号）：特開平11-297703
出願日： 1998年04月15日
公開日（公表日）： 1999年10月29日
要約：

【要約】 (修正有)【課題】酸素原子またはSi原子のイオン注入で、素子分離領域にゲッタリング領域を形成することで、素子特性に悪影響を与える重金属などの汚染物質を効果的にゲッタリングできて、素子の信頼性が向上し、また、素子分離領域にLOCOS酸化膜や浅い分離溝を形成することで効果的に素子間の分離を行うことができる、SOI基板を用いた半導体装置の製造方法を提供する。【解決手段】SOI基板1の素子分離領域13に、酸素原子やSi原子のイオン注入7を行って、ゲッタリング領域8を形成する。また素子分離領域にLOCOS酸化膜9を形成し、素子分離機能を持たせる。

請求項（抜粋）：

半導体ウエハと該半導体ウエハ上に貼り合わせ絶縁膜を介して形成された半導体活性層とで構成されたSOI(Silicon On Insulator)基板を用い、該半導体活性層を前記貼り合わせ絶縁膜に達する分離溝で島状に分割し、該島状の素子形成領域に半導体素子を形成する半導体装置の製造方法において、前記素子形成領域に形成される素子の周囲に形成される素子分離領域に、ゲッタリング領域を設けるために欠陥を発生させる物質のイオン注入を行う工程と、前記素子分離領域上に絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/322 ,  H01L 21/76 ,  H01L 21/762

FI (4件)：

H01L 21/322 J ,  H01L 21/76 L ,  H01L 21/76 M ,  H01L 21/76 D