特許

J-GLOBAL ID：200903054337880523

比較器

発明者： 植田 敏明
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-075524
公開番号（公開出願番号）：特開平9-270684
出願日： 1996年03月29日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】 容量の大きい容量性負荷を接続しても、消費電流が小さく、伝達遅延時間の短い比較器を提供する。【解決手段】 差動増幅回路10で入力信号を比較基準電圧と比較処理し、出力回路20から出力して、次段に接続される容量性負荷7の容量より入力容量が小さい第1インバータ33と出力回路20より駆動能力が大きい第2インバータ36とにより構成したバッファ回路30を通して容量性負荷7に出力信号として供給する。

請求項（抜粋）：

第1〜第5MOSFETを有する差動増幅回路と、第6及び第7MOSFETを有し、第7MOSFETのゲートを前記差動増幅回路の出力に接続した出力回路と、容量性負荷と、前段に前記出力回路、後段に前記容量性負荷を接続したバッファ回路とを具備し、前記バッファ回路の入力容量を前記容量性負荷の容量より小さく、且つ駆動能力を前記出力回路より大きくしたことを特徴とする比較器。

IPC (5件)：

H03K 5/24 ,  H03F 3/45 ,  H03K 19/0175 ,  H03K 19/0185 ,  H03K 19/0948

FI (5件)：

H03K 5/24 ,  H03F 3/45 A ,  H03K 19/00 101 F ,  H03K 19/00 101 D ,  H03K 19/094 B

引用特許：

審査官引用 (2件)

• 特開昭63-301618
  
• 特開昭58-084522