特許

J-GLOBAL ID：200903054341371544

半導体装置およびその製造方法

発明者： 大島 久純 ,  山内 庄一
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-274405
公開番号（公開出願番号）：特開平9-116142
出願日： 1995年10月23日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】この発明は、ソースおよびドレイン部の高さとゲート部の高さが一致されるようにして、上面部が平坦化される、例えばMOSトランジスタのような半導体装置を提供することを課題とする。【解決手段】シリコン基板21の表面に、素子形成領域を囲むように素子分離絶縁膜22を形成し、素子形成領域に素子分離絶縁膜22の高さと一致する高さで、多結晶シリコンによりソース領域27、ドレイン領域28を形成する。この領域27、28の間に形成された開口の側壁部の側壁に絶縁物層31、32を形成し、その間に多結晶シリコンによるゲート領域30を形成する。このゲート領域は、基板21の面に垂直な面でソース領域27、ドレイン領域28に対面し、その表面部全面に絶縁物層を形成して平坦化し、ソース、ドレイン、ゲートの各電極34〜36を形成する。

請求項（抜粋）：

半導体基板と、この半導体基板表面の素子形成領域を取り囲むように前記半導体基板表面に突設されるように形成されて絶縁物により構成された素子分離手段と、前記半導体基板の前記素子形成領域に形成され、前記素子分離手段の高さに規制された高さに設定されるソースおよびドレイン領域と、これらのソースおよびドレイン領域にそれぞれ対応して、前記半導体基板に形成されたソースおよびドレインを形成する拡散層と、このソースおよびドレイン領域に隣接して、前記半導体基板表面に垂直な面で前記ソースおよびドレイン領域に前記半導体基板面に垂直な面で対面され、その上面が前記ソースおよびドレイン領域の高さと等しくなる状態でゲート絶縁膜を介して形成されたゲート領域と、前記ソースおよびドレイン領域それぞれとゲート領域との間、およびそれらの領域の上に形成されてその表面が平坦化された絶縁物層とを具備し、この絶縁物層から突設されるように前記ソース領域およびドレイン領域と共にゲート領域に接続してソース、ドレイン、ゲートの各電極が形成されるようにしたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/76 ,  H01L 21/3205 ,  H01L 29/41 ,  H01L 21/336

FI (6件)：

H01L 29/78 301 S ,  H01L 21/265 Z ,  H01L 21/76 M ,  H01L 21/88 K ,  H01L 29/44 C ,  H01L 29/78 301 P