特許
J-GLOBAL ID：200903054343269810
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-202894
公開番号（公開出願番号）：特開平7-037994
出願日： 1993年07月24日
公開日（公表日）： 1995年02月07日
要約：
【要約】 (修正有)【目的】 LDD構造をもつCMOS電界効果トランジスタの低濃度(LDD)層及び高濃度層(ソ-ス/ドレイン)の形成方法を提供する。【構成】 半導体基板1上に作られた第1のゲート電極(ポリサイド電極17)を有するPチャネルトランジスタと第2のゲート電極(ポリサイド電極18)を有するNチャネルトランジスタの形成において、Nチャネルトランジスタのソース/ドレイン9を形成するN型不純物注入を基板全面に行った後(工程B)、Pチャネルトランジスタをフォトリソグラフィ処理で開口し、PチャネルトランジスタのみにP型不純物注入を行い、Pチャネルトランジスタのソース/ドレイン極性を反転させる(工程C)。【効果】 1回のフォトリソグラフィ処理にてLDD構造を含むCMOS電界効果トランジスタの形成を可能にする。
請求項（抜粋）：
(1)半導体基板上のアクティブ領域の薄い酸化膜上に第1及び第2のゲ-ト電極を形成する工程、(2) 前記第1及び第2のゲ-ト電極上及び側壁にCVD法により絶縁膜を堆積し、これを異方性ドライエッチングにより除去し、前記第1及び第2のゲ-ト電極のそれぞれの側面に側壁絶縁膜を形成する工程、(3) 前記第1のゲ-ト電極を有する第1の電界効果トランジスタの極性をもつ不純物をイオン注入により基板全面に注入し、第1の電界効果トランジスタの低濃度(LDD)層及び高濃度層(ソ-ス/ドレイン)を形成する工程、(4) 前記第1の電界効果トランジスタ領域上にフォトリソグラフィマスクを形成する工程、(5) 前記フォトリソグラフィマスク存在下で前記第2のゲ-ト電極を有する第2の電界効果トランジスタの極性を持つ不純物をイオン注入により第2の電界効果トランジスタに注入し、前記第1の極性を前記第2の電界効果トランジスタのみ反転させて第2の電界効果トランジスタの低濃度(LDD)層及び高濃度層(ソ-ス/ドレイン)を形成する工程、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8238
, H01L 27/092
