特許

J-GLOBAL ID：200903054352684595

マスタースライス方式の半導体集積回路装置

発明者： 橋本 益典
出願人/特許権者： オリンパス光学工業株式会社
代理人 (1件)： 最上 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平5-232239
公開番号（公開出願番号）：特開平7-066373
出願日： 1993年08月26日
公開日（公表日）： 1995年03月10日
要約：

【要約】【目的】 大負荷を駆動する際に遅延時間を増加させることなく、且つスキューが同一となるようにしたマスタースライス方式の半導体集積回路装置を提供する。【構成】 内部論理セル領域6と、その周辺部に配置した大駆動能力を有する入出力バッファ領域7とを備え、前記内部論理セル領域6内には、チップ中心に最も駆動能力の大きい基本セル列1を配置し、放射状に周辺に向かうにしたがって、順次駆動能力が小さくなるように、各基本セル列2,3,4を配置し、チップ全面に小駆動能力の基本セル列を配置して半導体集積回路装置を構成する。

請求項（抜粋）：

内部論理セル領域と、その周辺部に配置した入出力バッファ領域とからなるマスタースライス方式の半導体集積回路装置において、前記内部論理セル領域に少なくとも2種類以上の駆動能力の異なる基本セル列を備え、該基本セル列のうち大駆動能力をもつ基本セル列を、内部論理セル領域の中心から放射状に配置したことを特徴とするマスタースライス方式の半導体集積回路装置。

IPC (3件)：

H01L 27/118 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/82 M ,  H01L 27/04 A