半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (11件)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-132949
公開番号（公開出願番号）：特開2007-305795
出願日： 2006年05月11日
公開日（公表日）： 2007年11月22日
要約：

【課題】コンタクト抵抗の安定したビット線コンタクトプラグを有するスタックトセルを備えた半導体装置、およびその製造方法を提供することにある。【解決手段】第1の層間絶縁膜13には、スタックトキャパシタ16のストレージノード19bに接続するストレージノードコンタクトプラグ14b、及びビット線拡散層に接続する第1のビット線コンタクトプラグ15bが形成され、第2の層間絶縁膜18内には、スタックトキャパシタ16、及び第1のビット線コンタクトプラグ15bに接続する第2のビット線コンタクトプラグ20bが形成され、第3の層間絶縁膜24内には、スタックトキャパシタ16のプレート電極22に接続するセルプレートコンタクトプラグ25b、及び第2のビット線コンタクトプラグ20bに接続する第3のビット線コンタクトプラグ26bが形成されている。【選択図】図1

請求項（抜粋）：

半導体基板に形成されたトランジスタと、前記半導体基板上に第1の層間絶縁膜を介して形成されたスタックトキャパシタとで構成されたメモリセルを備えた半導体装置であって、前記スタックトキャパシタは、前記第1の層間絶縁膜上に形成された第2の層間絶縁膜内に形成されており、前記第1の層間絶縁膜内には、前記スタックトキャパシタのストレージノードに接続するストレージノードコンタクトプラグ、及び前記半導体基板に形成されたビット線拡散層に接続する第1のビット線コンタクトプラグが形成されており、前記第2の層間絶縁膜内には、前記第1のビット線コンタクトプラグに接続する第2のビット線コンタクトプラグが形成されており、前記第2の層間絶縁膜上には、第3の層間絶縁膜が形成され、該第3の層間絶縁膜内には、前記スタックトキャパシタのプレート電極に接続するセルプレートコンタクトプラグ、及び前記第2のコンタクトプラグに接続する第3のビット線コンタクトプラグが形成されていることを特徴とする、半導体装置。

IPC (3件)：

H01L 21/824 , H01L 27/108 , H01L 21/768

FI (2件)：

H01L27/10 621C , H01L21/90 C

Fターム (34件)：

5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033JJ34 , 5F033KK01 , 5F033NN03 , 5F033NN07 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ25 , 5F033QQ31 , 5F033QQ37 , 5F033RR04 , 5F033RR06 , 5F033VV10 , 5F033VV16 , 5F033XX02 , 5F033XX09 , 5F083AD24 , 5F083AD49 , 5F083GA11 , 5F083GA28 , 5F083JA02 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083KA05 , 5F083KA19 , 5F083MA05 , 5F083MA06 , 5F083MA17 , 5F083MA18 , 5F083MA20

前のページに戻る