特許
J-GLOBAL ID：200903054355848670
半導体記憶装置のバーンイン方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-052658
公開番号（公開出願番号）：特開平5-211219
出願日： 1991年03月18日
公開日（公表日）： 1993年08月20日
要約：
【要約】【目的】 製作が容易で高信頼性を有する印加用電極を備えたバーンイン装置を用いることができ、信頼性の高いウエハ状態での半導体記憶装置のバーンイン方法を提供する。【構成】 プロービング検査で良品判定された半導体記憶装置11のパッド13の一部または全てに、導電性突起電極14を形成する。半導体ウエハ1に、バーンイン装置の電源および入力信号の印加用電極装置2を近接して配置する。良品判定された半導体記憶装置11のパッド13に形成した導電性突起電極14に印加用電極装置2の印加用電極21を接触させ、電源および入力信号を半導体記憶装置11に印加する。このとき、プロービング検査で不良品判定された半導体記憶装置12のパッド13と印加用電極21とは距離d離れており、半導体記憶装置12には電源および入力信号は印加されない。
請求項（抜粋）：
半導体ウエハに形成した複数の半導体記憶装置のうちプロービング検査で良品判定された半導体記憶装置のパッドに導電性突起電極を形成し、前記導電性突起電極にバーンイン装置の印加用電極を接触して電源および入力信号を印加することを特徴とする半導体記憶装置のバーンイン方法。
IPC (3件)：
H01L 21/66
, G01R 31/26
, H01L 21/326
