特許
J-GLOBAL ID：200903054385515390
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平5-300451
公開番号（公開出願番号）：特開平7-153950
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】微細デバイスに対応でき、pMOS及びnMOS形成領域で同じ膜厚を有するシリサイド層を持つサリサイド構造の半導体装置を製造する。【構成】 通常のMOSプロセスを用いて、ゲート酸化膜52、ゲート電極53、サイドウオール54を形成後、Co膜55を堆積する。その後、数keV以下の低電圧のプラズマ形成イオンを用いてドーピングし、600°Cで熱処理を行ってCoSi2を形成し、次いで、未反応Coを除去する。さらに800-900°Cで熱処理を行い、P+ 拡散層58及びN+ 拡散層59を形成する。半導体装置の微細構造に対応するシャロージャンクションの形成に際して、シリサイドCoSi2の膜厚が不純物の種類によらず同じに形成でき、また、ジャンクション特性の低下が生じない。金属層を2種類の金属の混合層又は2層構造にすることにより、自然酸化膜の影響が除かれ、上記効果が更によく得られる。
請求項（抜粋）：
シリコン基板の少なくともMOSトランジスター形成領域の全面に金属又は金属シリサイド層から成る導電層を形成する工程と、前記全面に形成された導電層内に選択的に、最大加速電圧が約5kV以下のイオンを用いて不純物を導入する工程と、前記不純物を熱処理により前記導電層から基板内に拡散する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
, H01L 21/8238
, H01L 27/092
H01L 29/78 301 P
, H01L 27/08 321 E
