半導体集積回路及びマイクロコンピュータ

発明者： , ,
出願人/特許権者：
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願2003-135555
公開番号（公開出願番号）：特開2004-342187
出願日： 2003年05月14日
公開日（公表日）： 2004年12月02日
要約：

【課題】不揮発性メモリにおけるコントロールゲートとソース又はドレインとの経時的なショート不良による救済を可能にする。【解決手段】メモリブロックは正規のメモリブロック(2,4)と正規のメモリブロックに対する予備のメモリブロック(3)を有し、正規のメモリブロックの一部は救済情報の格納領域(4)とされる。メモリブロックは、他のメモリブロックとウェル領域が分離され、ウェル領域に電気的に消去及び書き込み可能な不揮発性メモリセルが形成され、消去単位とされる。制御回路(11)は、救済情報で示される正規のメモリブロックへのアクセスを検出すると正規メモリブロックアクセスを対応予備メモリブロックアクセスに切り換え、消去エラーの発生を検出したときは当該エラーに係るメモリブロックを予備のメモリブロックに対応付ける救済情報を追加する。【選択図】図1

請求項（抜粋）：

複数個のメモリブロックと制御回路を有し、前記複数のメモリブロックは正規のメモリブロックと前記正規のメモリブロックに対する予備のメモリブロックを有し、前記正規のメモリブロックの一部は予備のメモリブロックとこれによって置き換えられる正規のメモリブロックとの対応を定義する救済情報の格納領域とされ、前記メモリブロックは、他のメモリブロックとウェル領域が分離され、ウェル領域に電気的に消去及び書き込み可能な不揮発性メモリセルが複数個形成されると共に、不揮発性メモリセルの消去単位とされ、前記制御回路は、前記救済情報で示される正規のメモリブロックへのアクセスを検出したときは、前記正規メモリブロックへのアクセスを対応する予備メモリブロックへのアクセスに切り換え、消去エラーの発生を検出したときは、当該エラーに係るメモリブロックを予備のメモリブロックに対応付ける救済情報を追加することを特徴とする半導体集積回路。

IPC (4件)：

G11C29/00 , G06F12/16 , G11C16/02 , G11C16/06

FI (4件)：

G11C29/00 603Z , G06F12/16 310P , G11C17/00 612F , G11C17/00 639Z

Fターム (9件)：

5B018GA04 , 5B018KA18 , 5B018NA06 , 5B025AD13 , 5B025AE08 , 5L106AA10 , 5L106CC16 , 5L106CC32 , 5L106GG05

前のページに戻る