特許
J-GLOBAL ID：200903054407273417
薄膜トランジスタ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-344642
公開番号（公開出願番号）：特開平7-176756
出願日： 1993年12月21日
公開日（公表日）： 1995年07月14日
要約：
【要約】【目的】 ゲート電極を構成する下地金属膜と上部金属膜との密着性を高めてその上部金属膜の剥離を確実に防止することができる薄膜トランジスタを提供する。【構成】 基板1の上に、ゲート電極2、ゲート絶縁膜3、i型半導体膜4、n型半導体膜5、ソース電極6およびドレイン電極7が堆積し、かつ前記ゲート電極2が下地金属膜2aと、この下地金属膜2aの上に重なる上部金属膜2bとの二層構造に構成されている薄膜トランジスタにおいて、前記ゲート電極2の下地金属膜2aの表面が粗面化され、この粗面化された下地金属膜2aの表面に上部金属膜2bが形成されていることを特徴とする薄膜トランジスタ。
請求項（抜粋）：
基板の上に、ゲート電極、ゲート絶縁膜、i型半導体膜、n型半導体膜、ソースおよびドレイン電極が堆積し、かつ前記ゲート電極が下地金属膜と、この下地金属膜の上に重なる上部金属膜との二層構造に構成されている薄膜トランジスタにおいて、前記ゲート電極の下地金属膜の表面が粗面化され、この粗面化された下地金属膜の表面に上部金属膜が形成されていることを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786
, G02F 1/136 500
