特許
J-GLOBAL ID：200903054411402485
ワード線トラッキングを有するクロック型センスアンプ
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-006266
公開番号（公開出願番号）：特開平9-231773
出願日： 1997年01月17日
公開日（公表日）： 1997年09月05日
要約：
【要約】 (修正有)【課題】 メモリセルがアクセスされるのと同時にメモリセルに関連するセンスアンプがイネーブルされるメモリを提供する。【解決手段】 センスアンプイネーブル線がローカルワード線と同一の抵抗及び容量を有するメモリ装置が提供される。センスアンプイネーブル線はローカルワード線と同一の物質から構成されており、同一のレイアウトを有しており、且つ同一の負荷を有しており、このことはセンスアンプイネーブル線がローカルワード線と同一の抵抗、容量及び負荷特性を有するものとさせている。センスアンプイネーブル線上の負荷は、センスアンプイネーブル線動作回路と、センスアンプイネーブル線負荷回路との結合である。
請求項（抜粋）：
行及び列の形態に配列した複数個のメモリセルを有するメモリにおいて、前記メモリセルの行及び列は少なくとも1個のブロックへグループ化されており、各ブロックが、複数個のローカルワード線であって、各々が第一導電性構成体を具備しており、各々が複数個のメモリセルへ結合しており、前記ローカルワード線の各々が複数個の第一トランジスタのゲートへ結合されている複数個のローカルワード線、1個又はそれ以上の読取回路であって、各々が複数個のメモリセルへ結合している読取バス-真線へ結合している第一読取入力端と、複数個のメモリセルへ結合している読取バス-補元線へ結合している第二読取入力端と、センスアンプとを具備する1個又はそれ以上の読取回路、前記各センスアンプへ結合されており第一導電性構成体を具備するセンスアンプイネーブル線、を有することを特徴とするメモリ。
IPC (2件)：
G11C 11/419
, G11C 11/409
G11C 11/34 311
, G11C 11/34 353 E
