特許

J-GLOBAL ID：200903054413164913

アクティブマトリクス型有機電界発光素子用薄膜トランジスタ

発明者： ヨー ジュン-スク ,  パク ジェ-ヨン
出願人/特許権者： エルジー.フィリップス エルシーデー カンパニー,リミテッド
代理人 (11件)： 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  臼井 伸一 ,  藤野 育男 ,  越智 隆夫 ,  本宮 照久 ,  高梨 憲通 ,  朝日 伸光 ,  高橋 誠一郎 ,  吉澤 弘司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-272877
公開番号（公開出願番号）：特開2004-096100
出願日： 2003年07月10日
公開日（公表日）： 2004年03月25日
要約：

【課題】本発明ではAMOLEDのストレージキャパシタンスを増加させて画質を改善して、別途のストレージキャパシタンスの面積を最小化したり省略して、既存のストレージキャパシタンス領域から発生する不良を最小化する。【解決手段】本発明ではAMOLEDで逆スタッガード型駆動薄膜トランジスタを構成するにおいて、ゲート電極212とソース電極216間の重畳面積をゲート電極212とドレイン電極218間重畳面積より広くして、ゲート電極とソース電極間重畳領域で形成される容量を画素駆動用ストレージキャパシタンスとして利用する。【選択図】図4

請求項（抜粋）：

相互に対向するように配置された第1電極及び第2電極と、前記第1電極及び第2電極間に介在された有機電界発光層とを含む有機電界発光素子における前記第1電極及び2電極のうちのいずれか一つの電極に電流を供給する駆動薄膜トランジスタにおいて、 基板上部に形成されたゲート電極と; 前記ゲート電極を覆う半導体層と; 前記半導体層上部において、相互に一定間隔離隔されて前記ゲート電極と重なるように形成されたソース電極及びドレイン電極とを含み、前記ゲート電極とソース電極間の重畳領域が、前記ゲート電極とドレイン電極間重畳領域より大きい値を有することを特徴とするアクティブマトリクス型有機電界発光素子用駆動薄膜トランジスタ。

IPC (4件)：

H01L29/786 ,  G09F9/30 ,  H05B33/10 ,  H05B33/14

FI (5件)：

H01L29/78 616S ,  G09F9/30 338 ,  G09F9/30 365Z ,  H05B33/10 ,  H05B33/14 A

Fターム (35件)：

3K007AB17 ,  3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA00 ,  3K007GA00 ,  5C094AA05 ,  5C094AA10 ,  5C094AA15 ,  5C094AA42 ,  5C094AA43 ,  5C094AA48 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA13 ,  5C094DB04 ,  5C094EA04 ,  5C094EA05 ,  5C094EA06 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB20 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110GG02 ,  5F110GG15 ,  5F110HK09 ,  5F110HK21 ,  5F110HM12 ,  5F110HM19 ,  5F110NN71 ,  5F110NN73