特許
J-GLOBAL ID：200903054451298346
CPU用デ-タ読出し制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
杉信 興
公報種別：公開公報
出願番号（国際出願番号）：特願平11-085276
公開番号（公開出願番号）：特開2000-276398
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 バス幅を確保するためのみに必要以上の記憶容量のメモリを持つことなく、複雑なアドレス管理を行わずに、バス幅が狭いことによる性能低下を極力抑える。【解決手段】 CPU101からのブロック・アクセス要求に応じてメモリ103からデ-タを読出すCPU用デ-タ読出し制御装置104において、アクセスしたメモリからのリード・データに特殊パタ-ン1111があるときは、そのブロック・アクセス・データを特定の方式に従って変換しCPU101に供給する。複数の変換手段205と、その1つを変換用に指定するデ-タを格納するためのレジスタ206と、を有する。CPU101のアクセス要求がデータとしてのアクセスか、インストラクションとしてのアクセスかを識別し、データとしてのアクセスの場合には、リード・データに特定のパターンが含まれていても、変換を行わず、そのままCPUに供給する。
請求項（抜粋）：
CPUからのブロック・アクセス要求に応じてメモリからデ-タを読出すCPU用デ-タ読出し制御装置において、アクセスしたメモリからのリード・データに特殊パタ-ンがあるときは、そのブロック・アクセス・データを特定の方式に従って変換しCPUに供給することを特徴とする、CPU用デ-タ読出し制御装置。
IPC (2件)：
G06F 12/04 530
, G06F 5/00
G06F 12/04 530
, G06F 5/00 H
