特許

J-GLOBAL ID：200903054461046264

再帰型デジタルフィルタ

発明者： 久保 康治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-307689
公開番号（公開出願番号）：特開平10-150344
出願日： 1996年11月19日
公開日（公表日）： 1998年06月02日
要約：

【要約】【課題】 乗算器の占めるゲート数の割合を低減して消費電力を小さくすることが可能な再帰型デジタルフィルタの提供を目的とする。【解決手段】 入力データにフィードバック項を加算する加算器102と、加算器102の出力をa0 倍する乗算器117と、乗算器117の一出力を1サンプリング時間遅延する遅延器103と、遅延器103の一出力をb1 ’倍する乗算器111と、遅延器103の他出力をさらに1サンプリング時間遅延する遅延器105と、遅延器105の一出力をb2 ’倍する乗算器113と、乗算器111と乗算器113の各出力を加算してフィードバック項を得る加算器107と、遅延器105の他出力を-1倍する符号反転器116と、乗算器117の他出力と符号反転器116の出力を加算する加算器110と、を備えた構成よりなる。

請求項（抜粋）：

デジタル信号系列の入力データにフィードバック項を加算する第1加算器と、前記第1加算器の出力に被乗数a0 を乗じる第1乗算器と、前記第1乗算器の出力の一方を1サンプリング時間遅延する第1遅延器と、前記第1遅延器の出力の一方に被乗数b1 ’を乗じる第2乗算器と、前記第1遅延器の出力の他方をさらに1サンプリング時間遅延する第2遅延器と、前記第2遅延器の出力の一方に被乗数b2 ’を乗じる第3乗算器と、前記第2乗算器の出力と前記第3乗算器の出力を加算して前記フィードバック項を得る第2加算器と、前記第2遅延器の出力の他方を-1倍する符号反転器と、前記第1乗算器の出力の他方と前記符号反転器の出力を加算する第3加算器と、を備えたことを特徴とする再帰型デジタルフィルタ。

IPC (2件)：

H03H 17/04 655 ,  H03H 17/02 671

FI (2件)：

H03H 17/04 655 D ,  H03H 17/02 671 Z

引用特許：

審査官引用 (4件)

• 特開昭57-020012
  
• 特開平3-112212
  
• 特開昭57-020012
  
• 特開平3-112212