特許

J-GLOBAL ID：200903054469069093

素子分離領域の形成方法及び半導体装置の製造方法

発明者： 高橋 洋
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平7-142483
公開番号（公開出願番号）：特開平8-316226
出願日： 1995年05月17日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 MONOS型メモリー装置の如く積層膜の形成工程を要する構造の形成における素子分離領域の形成、及び半導体装置の製造につき、十分な特性を得ることができるとともに形成工程を簡明にできて作成コストを下げることができる技術を提供する。【構成】 フラッシュメモリー装置等用のMONOS型トランジスタ及びその素子分離の形成の際、半導体基板1上に窒化酸化膜42Cを形成する工程と、窒化膜42Bを形成する工程と、素子分離形成領域を選択的に開口する工程と、半導体基板1上に厚い酸化膜10を、窒化膜42B上に薄い酸化膜42Aをそれぞれ同時に形成する工程とを備え、上記厚い酸化膜を素子分離形成領域10とし、下層の窒化酸化膜42C、窒化膜42B、及び薄い酸化膜42Aの3層構造をゲート絶縁膜構造とする。

請求項（抜粋）：

基板上に窒化酸化膜を形成する第1工程と、窒化膜を形成する第2工程と、素子分離形成領域を選択的に開口する第3工程と、半導体基板上に厚い酸化膜を、窒化膜上に薄い酸化膜をそれぞれ同時に形成する第4工程とを備え、上記厚い酸化膜を素子分離領域とすることを特徴とする素子分離領域の形成方法。

IPC (7件)：

H01L 21/316 ,  H01L 21/318 ,  H01L 21/76 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

H01L 21/94 A ,  H01L 21/316 X ,  H01L 21/318 B ,  H01L 21/76 M ,  H01L 27/10 434 ,  H01L 29/78 371