特許

J-GLOBAL ID：200903054486557379

メモリ装置

発明者： 丸山 輝幸
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平5-330063
公開番号（公開出願番号）：特開平7-153255
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】 メモリ装置のアクセススピードを高速化する。【構成】 アドレスラッチ3A、4Aは前回のアクセスのアドレスを保持する。アドレス比較器5、6は、前回のアクセスのアドレスと現在のアクセスのアドレスを比較する。メモリコントローラ1は、実際にメモリ装置に対してアクセスが開始される前に、アドレスラッチ3A、4Aに保持されているアドレスをメモリバンク8〜11に出力し、実際のアクセスが行われた際には、アドレス比較器5、6による比較の結果、上位、下位アドレス共に一致していれば既にメモリバンクより出力されているデータを外部に出力し、上位アドレスのみ一致していれば続いてメモリバンクに現在の下位アドレスを出力し、上位、下位アドレス共に一致していなければ新たに現在の上位、下位アドレスを続けてメモリバンクに出力する。

請求項（抜粋）：

マルチプレクスされたアドレスが与えられるメモリと、前回に前記メモリに対してアクセスが行われたときのマルチプレクスされたアドレスの上位アドレスを保持するアドレス保持手段と、現在のアクセスアドレスの上位アドレスと前記アドレス保持手段によって保持されている前回のアクセスの上位アドレスとを比較する比較手段と、前記アドレス保持手段によって保持されている上位アドレスと現在の上位アドレスと現在の下位アドレスとを選択して、前記メモリに対して出力するアドレス選択出力手段と、前記メモリより出力されたデータを外部に対して出力するデータ出力手段と、実際にメモリ装置に対してアクセスが開始される前に、既に前記アドレス保持手段によって保持されている上位アドレスを前記メモリに対して出力し、実際のアクセスが行われた際には、前記比較手段による比較の結果、前記アドレス保持手段によって保持されている上位アドレスと現在の上位アドレスとが一致していれば、続いて前記メモリに対し現在の下位アドレスを出力し、一致していなければ、新たに現在の上位アドレスと下位アドレスを続けて前記メモリに対して出力するように、前記アドレス選択出力手段を制御する制御手段とを具備することを特徴とするメモリ装置。