特許

J-GLOBAL ID：200903054490117588

不揮発性半導体メモリ

発明者： 谷本 正男
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-231568
公開番号（公開出願番号）：特開2000-068482
出願日： 1998年08月18日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 SAS構造でない新規な構造によりメモリ部の面積縮小を図る。【解決手段】 メモリセルM1,M2は、直列接続されている。拡散層Aは、メモリセルM1,M2のみに共有され、拡散層A以外の導電層に直接結合されることがない。メモリセルM1側の拡散層Bは、ビット線23,24に接続される。メモリセルM2側の拡散層Bは、メモリセルM1が接続されるビット線とは異なるビット線23,24に接続される。例えば、メモリセルM1の読み出し時、メモリセルM1に繋がるビット線をVsrにプリチャージし、メモリセルM2に繋がるビット線を接地し、メモリセルM2を常にオン状態にする。メモリセルM1のコントロールゲート電極には、読み出し電位Vgrを与える。

請求項（抜粋）：

直列接続された第1及び第2メモリセルと、前記第1メモリセルに直接結合される第1データ線と、前記第2メモリセルに直接結合される第2データ線とを具備し、前記第1及び第2メモリセルの接続点は、前記第1及び第2メモリセル以外のメモリセルに接続されていないことを特徴とする不揮発性半導体メモリ。

IPC (7件)：

H01L 27/115 ,  G11C 11/405 ,  G11C 11/409 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 434 ,  G11C 11/34 352 B ,  G11C 11/34 353 F ,  G11C 17/00 622 E ,  H01L 29/78 371

Fターム (58件)：

5B024AA07 ,  5B024BA01 ,  5B024CA21 ,  5B024CA27 ,  5B025AA03 ,  5B025AC01 ,  5B025AE00 ,  5B025AF04 ,  5F001AA25 ,  5F001AA43 ,  5F001AB08 ,  5F001AC02 ,  5F001AC06 ,  5F001AD12 ,  5F001AD18 ,  5F001AD51 ,  5F001AD52 ,  5F001AD62 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AG02 ,  5F001AG10 ,  5F001AG12 ,  5F083EP02 ,  5F083EP23 ,  5F083EP63 ,  5F083EP64 ,  5F083EP68 ,  5F083EP69 ,  5F083EP77 ,  5F083ER02 ,  5F083ER05 ,  5F083ER09 ,  5F083ER14 ,  5F083ER15 ,  5F083ER16 ,  5F083ER22 ,  5F083ER29 ,  5F083JA02 ,  5F083JA04 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA05 ,  5F083KA13 ,  5F083LA12 ,  5F083LA16 ,  5F083MA05 ,  5F083MA20 ,  5F083NA02 ,  5F083PR03 ,  5F083PR12 ,  5F083PR33 ,  5F083PR36 ,  5F083PR40