特許
J-GLOBAL ID：200903054495183619
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-202813
公開番号（公開出願番号）：特開平6-053494
出願日： 1992年07月30日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】微細加工に適した寸法変動の少ない構造のゲート電極構造を提供する。【構成】ポリサイドゲート電極部210は、ポリシリコン膜105,金属シリサイド膜106,膜厚50nm前後の窒化チタン膜107,および化学気相成長によるシリコン酸化膜108からなる積層膜を、レジストパターン109をサスクにしたエッチングにより得られる。
請求項（抜粋）：
シリコンMOS半導体装置のゲート絶縁膜上に設けられたゲート電極部が、前記ゲート絶縁膜に直接に接して設けられたポリシリコン膜からなる第1の導電膜と、前記第1の導電膜上に設けられた窒化チタン膜,チタン・タングステン膜,およびチタン膜のうちの1からなる第2の導電膜と、前記第2の導電膜上に設けられた化学気相成長による第1のシリコン酸化膜とからなることを特徴とする半導体装置。
IPC (3件)：
H01L 29/784
, H01L 29/46
, H01L 21/336
H01L 29/78 301 G
, H01L 29/78 301 L
