特許
J-GLOBAL ID：200903054499850288
パッケージ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-200919
公開番号（公開出願番号）：特開2002-083895
出願日： 2001年07月02日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 従来のパッケージでは、パッケージ内に配線された複数のバイアス/制御線路間でのカップリングを防止するために、線路間にGND用スルーホールを多数設けるため、パッケージが大型化し、パッケージコストが増大するという課題があった。【解決手段】 パッケージ内に配線されたバイアス/制御線路上に抵抗体を塗布し、バイアス/制御線路を通過する高周波成分を抑圧することにより、複数のバイアス/制御線路間でのカップリング量を抑圧し、線路間に設けていたGND用スルーホールを削減し、パッケージの小型化及び低価格化を図る。
請求項（抜粋）：
誘電体を積層し高周波半導体回路を収納するパッケージにおいて、上記高周波半導体回路に入出力する高周波信号を導くRF線路と、上記高周波半導体回路にバイアス電圧或いは制御信号を導くバイアス/制御線路と、このバイアス/制御線路のうち、上記積層した誘電体の内層に配線された、上記バイアス/制御線路の上面あるいは下面に接して設けられ、かつ複数のバイアス/制御線路あるいは接地導体に接さないように設けられた膜状の抵抗体とを具備したことを特徴とするパッケージ。
IPC (2件)：
H01L 23/12 301
, H01P 1/00
H01L 23/12 301 Z
, H01P 1/00 Z
