特許
J-GLOBAL ID：200903054505553568
トランジスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
石島 茂男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-258687
公開番号（公開出願番号）：特開2001-085685
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】パワーMOSFETの面積縮小化が可能になる技術を提供する。【解決手段】本発明のパワーMOSFET1はトレンチ型であって、ソース領域27は基板表面51と、溝18の内周面52の両方で露出している。このため、ソース領域27は基板表面51のみならず、溝18の内周面52でソース電極膜29とコンタクトをとることができるので、基板表面のみで十分に低抵抗なソースコンタクトをとるため、ソース領域27の形成面積を大きくしていた従来に比して、素子の面積を小さくすることができる。
請求項（抜粋）：
第1導電型のドレイン層と、前記ドレイン層上に配置され、前記第1導電型とは異なる導電型である第2導電型の反対導電領域とを有する半導体基板と、前記半導体基板の前記反対導電領域側から形成され、前記ドレイン層に達する溝と、前記反対導電領域内に形成され、前記溝の内周面に露出する第1導電型のソース領域と、前記溝の内周面に形成され、前記ドレイン層と前記反対導電領域と前記ソース領域とに亘って配置されたゲート絶縁膜と、前記ゲート絶縁膜に密着して配置されたゲート電極膜と、前記ゲート電極膜とは絶縁して配置され、少なくとも前記ソース領域の前記溝内周面に露出する部分と接触したソース電極膜とを有するトランジスタ。
FI (4件)：
H01L 29/78 652 M
, H01L 29/78 653 C
, H01L 29/78 655 D
, H01L 29/78 655 C
