特許

J-GLOBAL ID：200903054506074914

薄膜半導体装置及びアクティブマトリクス液晶表示装置

発明者： 国井 正文
出願人/特許権者： ソニー株式会社
代理人 (1件)： 鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-191715
公開番号（公開出願番号）：特開平7-022627
出願日： 1993年07月05日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】 画素スイッチング素子として用いられるTFTのリーク電流を抑制し、閾電圧を安定化させ、ゲート容量カップリングのばらつきを抑え、且つ製造工程の短縮化を図る。【構成】 薄膜半導体装置は、直列接続された複数個の薄膜トランジスタからなり、これら複数個の薄膜トランジスタのゲート電極9が共通接続されたマルチゲート構造を有する。複数個の薄膜トランジスタのうち、少なくとも1個はゲート電極9がチャネル領域2に対してオフセット配置されており、チャネル領域2とソース領域3又はドレイン領域5との間でオフセット領域6が設けられている。

請求項（抜粋）：

直列接続された複数個の薄膜トランジスタからなり、これら複数個の薄膜トランジスタのゲート電極が共通接続されたマルチゲート構造を有する薄膜半導体装置において、前記複数個の薄膜トランジスタのうち、少なくとも1個はゲート電極がチャネル領域に対してオフセット配置されており、チャネル領域とソース領域又はドレイン領域との間でオフセット領域が設けられている事を特徴とする薄膜半導体装置。

IPC (3件)：

H01L 29/786 ,  G02F 1/133 550 ,  G02F 1/136 500

FI (2件)：

H01L 29/78 311 G ,  H01L 29/78 311 S