特許

J-GLOBAL ID：200903054511544430

半導体集積回路装置

発明者： 鎌田 隆夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-215791
公開番号（公開出願番号）：特開平6-045600
出願日： 1992年07月22日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】 MOSトランジスタのソース・ドレインと基板間との接合容量を低減し、高速動作を可能とする。【構成】 一導電型(P型)の半導体基板1に形成されたMOSトランジスタのゲート電極5の直下の半導体基板内に、ゲート電極と自己整合配置された一導電型(P型)の高濃度不純物層7を形成する。このP+ 不純物層7により、ソース・ドレイン3,4間のパンチスルーを防止する一方で、P+ 不純物層7がソース・ドレインの直下には存在していないため、ソース・ドレインと基板との間の接合容量を低減し、高速動作を可能とする。

請求項（抜粋）：

一導電型の半導体層に設けた逆導電型のソース・ドレイン領域と、前記半導体層の表面上に設けたゲート電極を有するMOSトランジスタを備える半導体集積回路装置において、前記ゲート電極の直下の前記半導体層内に、前記ゲート電極と自己整合配置された一導電型の高濃度不純物層を形成したことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/784 ,  H01L 27/088 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 X ,  H01L 27/08 102 B ,  H01L 29/78 301 L

引用特許：

審査官引用 (5件)

• 特開平1-123474
  
• 特開平3-160760
  
• 特開平2-305473
  
• 特開昭63-124575
  
• 特開平4-134831