特許

J-GLOBAL ID：200903054517444403

半導体装置

発明者： ▲かや▼沼 祥郎 ,  壹岐 康司
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (1件)： 谷 義一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-124422
公開番号（公開出願番号）：特開2001-308192
出願日： 1993年06月15日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 アナログ回路に適した半導体装置を提供する。【解決手段】 半導体基板と、前記半導体基板上に設けられ、多結晶シリコン層と金属シリサイド層とからなるゲート電極を有するMOSトランジスタと、下部電極を形成している第1の多結晶シリコン層と層間絶縁層と、上部電極層を形成している第2の多結晶シリコン層とからなるキャパシタと、多結晶シリコン層単層からなる抵抗体とを具備し、前記キャパシタの第1の多結晶シリコン層と前記抵抗体の多結晶シリコン層とは同時に形成され、前記第1の多結晶シリコン層のキャパシタの下部電極を形成している部分は、不純物濃度がその周辺部の不純物濃度より相対的に低く、かつシート抵抗値が30〜1000Ω/□の範囲であることを特徴とする半導体装置。

請求項（抜粋）：

半導体基板と、前記半導体基板上に設けられ、多結晶シリコン層と金属シリサイド層とからなるゲート電極を有するMOSトランジスタと、下部電極を形成している第1の多結晶シリコン層と層間絶縁層と、上部電極層を形成している第2の多結晶シリコン層とからなるキャパシタと、多結晶シリコン層単層からなる抵抗体とを具備し、前記キャパシタの第1の多結晶シリコン層と前記抵抗体の多結晶シリコン層とは同時に形成され、前記第1の多結晶シリコン層のキャパシタの下部電極を形成している部分は、不純物濃度がその周辺部の不純物濃度より相対的に低く、かつシート抵抗値が30〜1000Ω/□の範囲であることを特徴とする半導体装置。

IPC (2件)：

H01L 21/822 ,  H01L 27/04

FI (2件)：

H01L 27/04 C ,  H01L 27/04 P

Fターム (7件)：

5F038AC05 ,  5F038AC15 ,  5F038AR09 ,  5F038AR25 ,  5F038AV06 ,  5F038EZ12 ,  5F038EZ20

引用特許：

審査官引用 (5件)

• 特開平3-105981
  
• 特開昭63-301554
  
• 特開昭59-195859
  
• 特開昭58-159365
  
• 特開昭63-177453